# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-037887

(43) Date of publication of application: 07.02.1995

(51)Int.CI.

H01L 21/3205

H01L 21/203

H01L 21/205

(21)Application number: 05-181237

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

22.07.1993


(72)Inventor: ISHIKAWA TAKAHIDE

### (54) METHOD OF FORMING, REPAIRING, AND MODIFYING WIRING

## (57) Abstract:

PURPOSE: To form low-resistance wirings without the need for a photographic process with resist masks, sputtering for metallization, or selective etching, with the result that the manufacturing cost of a semiconductor device is reduced.

CONSTITUTION: A predetermined pattern of metal film 7 is formed on a semiconductor substrate 1 by ion beam-assisted CVD, in which a focused ion beam 4 is applied to selective areas of the semiconductor substrate exposed to metal organic gas 6. A low-resistance metal layer 9 is grown on the metal film 7 by electroless plating to form a low-resistance wiring 110.



### **LEGAL STATUS**

h

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

e

f

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

h

f

### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] Especially this invention relates to the method of forming metal wiring of a predetermined pattern about the manufacture method of a semiconductor device, the circuit pattern restoration method, and the circuit pattern change method, without using the mask for patterning of a metal layer.

[0002]

[Description of the Prior Art] Drawing for drawing 5 explaining an example of the wiring formation method used for the manufacture method of the conventional semiconductor device and drawing 6 may be drawings for explaining the photoengraving-process process in this wiring formation method, and as long as 1 is semiconductor substrates, such as Si wafer and a GaAs wafer, and is a semiconductor material usually used for a semiconductor device, it may be a wafer which consists of what material. Moreover, it is the metal membrane by which 2a was formed on the above-mentioned semiconductor substrate 1, and the metal wiring (it is hereafter written as wiring.) which has the predetermined pattern formed by 2 carrying out patterning of this metal membrane, and 3 is a resist mask for carrying out patterning of the above-mentioned metal membrane 2a. Moreover, it is the resist film which liquefied resist and 3c in which the liquefied resist by which 3a was trickled on metal membrane 2a on the above-mentioned semiconductor substrate 1, and 3b spread all over [ above-mentioned ] metal membrane 2a baked the above-mentioned liquefied resist with heat treatment, and was hardened, and the resist film after performing 3d of exposure processings to this resist film 3c, and 3 is resist MAKUSU of a predetermined pattern which comes to develop negatives 3d of this exposed resist film with a developer 13

[0003] Moreover, drawing 7 - drawing 12 show typically the composition of various processors used at each process of the above-mentioned wiring formation method, such as a sputtering system and a resist coater. Among drawing, 210 are a sputtering system, as shown in drawing 7, have been arranged on the substrate installation base 211 in which the semiconductor substrate 1 is laid, and this substrate installation base 211, and equip the source 213 of a spatter which generates spatter particle 213a to the front face of the above-mentioned semiconductor substrate 1, and the above-mentioned source 213 of a spatter with the electron gun 212 which irradiates an electron beam. 220 is a resist coater and is drawing 8 (a). It has wafer carrying-in section 220a prepared in the end side of the main part of equipment, resist application section 220b prepared in a part for the center section of the main part of equipment, and baking processing section 220c prepared in the other end side of the main part of equipment so that it may be shown.

[0004] Here, rotary table 221b which you lay [b] the semiconductor substrate 1 and makes it rotate is arranged in above-mentioned resist application section 220b, and dropping nozzle 222b for liquefied resist 3a being dropped on the semiconductor substrate 1 on this rotary table 221b is arranged on the above-mentioned rotary table 221b (drawing 8 (b)). Moreover, susceptor 221c for the above-mentioned baking processing section 220c carrying the semiconductor substrate 1, and heating is prepared

(drawing 8 (c)). And the above-mentioned resist coater 220 is constituted so that the semiconductor substrate 1 arranged on the above-mentioned wafer carrying-in section 220a may be conveyed automatically to above-mentioned resist application section 220b and baking processing section 220c. [0005] As 230 is a resist aligner and it is shown in drawing 9, it has the move installation base 234 for laying the semiconductor substrate 1 constituted possible [movement in lengthwise and a longitudinal direction]. in the upper part A condenser lens 233 and the exposure light source 231 are arranged, and the mask 232 for an imprint is arranged between the above-mentioned condenser lens 233 and the exposure light source 231, and it is constituted so that a predetermined exposure pattern can be imprinted to the semiconductor substrate 1 on the above-mentioned move installation base 234. [0006] 240 is a developer, as shown in drawing 10, it has the rotation base 241 laid possible [rotation of the semiconductor substrate 1], and the developer dropping nozzle 242 which trickles a developer on the semiconductor substrate 1 on the rotation base 241, and the wash-water spraying nozzle 243 which sprays a wash water on the semiconductor substrate 1 on the rotation base 241 are arranged on this rotation base 241.

[0007] 250 is an ion milling system, as shown in <u>drawing 11</u>, gas inlet 251a which introduces argon gas etc. into the vacuum chamber 251, and flueing mouth 251b for carrying out vacuum length are prepared, and the substrate installation base 254 for laying the semiconductor substrate 1 is formed in the abovementioned vacuum chamber 251. Moreover, the coil 252 for confining plasma 255 in the gas inlet 251a side of the above-mentioned vacuum chamber 251 is arranged, and the accelerating electrode 253 for pulling out ion is arranged at the above-mentioned substrate installation base 254 side of this plasma confinement field.

[0008] As 260 is oxygen plasma-asher equipment and it is shown in <u>drawing 12</u>, to the vacuum chamber 261 Gas inlet 261a for introducing oxygen gas and flueing mouth 261b for carrying out vacuum length are prepared. in the above-mentioned vacuum chamber 261 The substrate installation base 264 for laying the semiconductor substrate 1 is formed. on this substrate installation base 264 The RF impression electrode 262 for impressing RF power to the oxygen gas introduced in the above-mentioned chamber 261 is arranged, and this RF impression electrode 262 is connected to RF generator 263.

[0009] Next, the manufacture method is explained. First, <u>drawing 5</u> (a) If an electron beam is irradiated in the source 213 of a spatter from an electron gun 212 after arranging the shown semiconductor substrate 1 on the substrate installation base 211 of a sputtering system 210 (refer to <u>drawing 7</u>) and filling the inside of equipment with a predetermined gas atmosphere, spatter particle 213a will jump out of the source 213 of a spatter, this will accumulate on the above-mentioned semiconductor substrate 1, and a metal membrane 2 will be formed. Here, as mentioned above, Ti is formed in 500A and Au is formed in the thickness of 1 micrometer one by one (<u>drawing 5</u> (b)).

[0010] Next, the resist mask 3 is formed on the above-mentioned metal membrane 2 (<u>drawing 5</u> (c)). That is, if the semiconductor substrate 1 in which the above-mentioned metal membrane 2 was formed is carried in to substrate carrying-in section 220a of the resist coater 220 (refer to <u>drawing 8</u>), this will be automatically conveyed by resist application section 220b. And if the semiconductor substrate 1 is positioned on rotary table 221b of resist application section 220b, from dropping nozzle 222b on it, liquefied resist 3a will be dropped on the metal membrane 2 of the above-mentioned semiconductor substrate 1 (<u>drawing 6</u> (a)), will continue, rotary table 221b will rotate, and the above-mentioned liquefied resist 3a will spread all over metal membrane of semiconductor substrate 1 2 (<u>drawing 6</u> (b) and (c)).

[0011] If the application of this resist is completed, the above-mentioned semiconductor substrate 1 will be further conveyed automatically by baking processing section 220c, and if the above-mentioned substrate 1 is positioned by susceptor 221c, heating of the semiconductor substrate 1 will be started, and it will bake liquefied resist 3b which spread all over the above-mentioned metal membrane 2, and will be set to solid-state-like resist film 3c (drawing 6 (d)).

[0012] Then, the above-mentioned semiconductor substrate 1 is moved to an aligner 230 (refer to  $\frac{1}{2}$  drawing 9), it arranges on the move installation base 234, and a predetermined exposure pattern is

imprinted to the above-mentioned resist film 3c using the imprint mask 232 of a predetermined pattern (drawing 6 (e)).

[0013] And the above-mentioned semiconductor substrate 1 is further moved to a developer 240 (refer to drawing 10), and development of 3d of exposed resist films is performed. That is, a developer is dropped from a nozzle 242 on 3d of resist films of the above-mentioned semiconductor substrate 1 arranged on the rotation base 241 of a developer 240, and it spreads by rotation of the above-mentioned rotation base 241 all over this being the 3d of the above-mentioned resist films. Development of 3d of resist films is performed by this, and the resist mask 3 of a predetermined pattern is formed (drawing 6). After that, a wash water is sprayed on the front face of the semiconductor substrate 1 from a nozzle 243, a developer is flushed, and a development is finished (drawing 5).

[0014] Next, an ion milling system 250 (refer to <u>drawing 11</u>) performs patterning of the above-mentioned metal membrane 2 for the semiconductor substrate 1 (<u>drawing 5</u> (d)). In this ion milling system 250, it collides with the semiconductor substrate 1 which the ion pulled out by the accelerating electrode 253 from the plasma confinement field has arranged on the substrate installation base 254, and the collision of this ion \*\*\*\*\*\*\*\*\* alternatively in the metal membrane 2 on the above-mentioned semiconductor substrate 1.

[0015] Finally, oxygen plasma-asher equipment 260 (refer to <u>drawing 12</u>) removes the above-mentioned resist mask 3. With this Usher equipment 260, on the semiconductor substrate 1 arranged on the substrate installation base 264 in chamber 260a, oxygen gas FURAZUMA-izes, and is introduced, the resist mask 3 on the front face of a substrate oxidizes by this oxygen gas plasma, and it disappears. [0016]

[Problem(s) to be Solved by the Invention] Since the wiring formation method in the manufacture method of the conventional semiconductor device is constituted as mentioned above While much substrate down stream processing, such as spatter vacuum evaporationo of a metal membrane, a resist application, a pattern imprint, alternative etching of a metal membrane, and resist removal, is needed and a wiring formation process takes many processing times The mask for an imprint for the very expensive equipment for performing processing at each process being needed, and imprinting a circuit pattern to a resist further is also indispensable. As a result, the wiring formation process in the manufacture method of a semiconductor device had become a serious obstacle, when reducing the manufacturing cost of a semiconductor device.

[0017] By the way, although the method of irradiating a focal flume-on beam (FIB) and forming the metal membrane of a predetermined pattern by the FIB assistance CVD is shown in JP,63-116443,A at the same time it sprays organic-metal gas, such as hexa carbonyl metal gas, on a substrate The metal membrane formed by this FIB assistance CVD Since the carbon which constitutes organic-metal gas will be included, the resistivity is higher than the resistivity of the metallic material itself contained in the above-mentioned organic-metal gas about 5 to 10 times. And the wiring which could not thicken the thickness on the relation of a throughput since the deposition speed at the time of membrane formation was very slow, consequently was formed by this metal membrane has the problem that the resistance will become very high.

[0018] without this invention was made in order to cancel the above troubles, and it does not need any photoengraving-process process using the resist but it moreover uses the spatter vacuum evaporationo and alternative etching processing of a metal membrane -- low -- metal wiring [ \*\*\*\* ] can be formed and it aims at acquiring the wiring formation method that the manufacturing cost of a semiconductor device can be reduced greatly by this

[0019] Moreover, this invention aims at acquiring the wiring restoration method which can restore easily the established wiring layer in an electron device, i.e., the completed semiconductor device, without using the photoengraving-process process which used the resist.

[0020] Moreover, this invention aims at acquiring the circuit pattern change method that the circuit pattern of the established wiring layer in an electron device can be changed, without using the photoengraving-process process which used the resist.

[0021]

[Means for Solving the Problem] The organic-metal gas containing a predetermined metallic element sprays on the irradiation field of the above-mentioned ion beam, a vapor growth carries out chemically by ion beam assistance in the metal membrane which consists of the above-mentioned metallic element on the above-mentioned wiring ground layer, and it forms a low resistance metal layer by electroless deposition on the above-mentioned metal membrane after that at the same time the manufacture method of the semiconductor device concerning this invention irradiates a focal flume-on beam alternatively on the necessary field of the wiring ground layer used as the ground of wiring.

[0022] It sets to the manufacture method of the above-mentioned semiconductor device, and this invention is Pd (OCOCH3)2 as the above-mentioned organic-metal gas. Pd film is deposited by the ion beam assistance CVD on the above-mentioned wiring ground layer using gas or C10H14O4 Pd gas. [0023] After the wiring restoration method concerning this invention removes alternatively the poor portion of the wiring layer in an electron device, A focal flume-on beam at the same time it irradiates alternatively the wiring ground portion which removed the above-mentioned poor portion The organic-metal gas containing a predetermined metallic element is sprayed on the irradiation field of the above-mentioned ion beam, the vapor growth of the metal membrane which becomes the above-mentioned wiring ground portion from the above-mentioned metallic element is chemically carried out by ion beam assistance, and a low resistance metal layer is formed by electroless deposition on this metal membrane after that.

[0024] The circuit pattern change method concerning this invention a focal flume-on beam At the same time it irradiates alternatively the necessary field of a wiring ground layer in which the established wiring layer in an electron device is formed The organic-metal gas containing a predetermined metallic element is sprayed on the irradiation field of the above-mentioned ion beam. The vapor growth of the metal membrane which consists of the above-mentioned metallic element on the above-mentioned wiring ground layer is chemically carried out by ion beam assistance. A low resistance metal layer is formed by electroless deposition on this metal membrane after that, and this changes the circuit pattern of the above-mentioned established wiring layer into the circuit pattern by the above-mentioned low resistance metal layer and the established wiring layer.

[0025] This invention removes alternatively the garbage of the established wiring layer in the above-mentioned electron device in the above-mentioned circuit pattern change method before the process which forms the above-mentioned metal membrane by ion beam assistance.

[0026]

[Function] At the same time it irradiates a focal flume-on beam alternatively in this invention on the necessary field of the wiring ground layer used as the ground of a wiring layer The organic-metal gas containing a predetermined metallic element is sprayed on the irradiation field of the above-mentioned ion beam. After carrying out the vapor growth of the metal membrane chemically by ion beam assistance on the above-mentioned wiring ground layer, The shell which formed the low resistance metal layer by electroless deposition on the above-mentioned metal membrane, it has a predetermined pattern, without needing no photoengraving-process process using the resist, but moreover performing the spatter vacuum evaporationo and alternative etching processing of a metal membrane -- low -- metal wiring [ \*\*\*\* ] can be formed and, thereby, the manufacturing cost of a semiconductor device can be reduced greatly

[0027] Moreover, after removing alternatively the poor portion of the wiring layer in an electron device in this invention, A focal flume-on beam at the same time it irradiates alternatively the wiring ground portion which removed the above-mentioned poor portion The organic-metal gas containing a predetermined metallic element is sprayed on the irradiation field of the above-mentioned ion beam. Since the vapor growth of the metal membrane is chemically carried out to the above-mentioned wiring ground portion by ion beam assistance and a low resistance metal layer is formed by electroless deposition on this metal membrane after that The established wiring layer in the completed semiconductor device can be restored easily, without using the photoengraving-process process using the resist etc.

[0028] In this invention, a focal flume-on beam at the same time it irradiates alternatively the necessary

field of a wiring ground layer in which the established wiring layer in an electron device is formed The organic-metal gas containing a predetermined metallic element is sprayed on the irradiation field of the above-mentioned ion beam. The vapor growth of the metal membrane is chemically carried out by ion beam assistance on the above-mentioned wiring ground layer. Since a low resistance metal layer is formed by electroless deposition on this metal membrane after that and this changes the circuit pattern of the above-mentioned established wiring layer into the circuit pattern by the above-mentioned low resistance metal layer and the established wiring layer The circuit pattern of the established wiring layer in the completed semiconductor device can be changed easily, without using the photoengraving-process process using the resist etc.

[0029]

[Example] Example 1. drawing 1 may be the \*\* type view showing the wiring formation method used for the manufacture method of the semiconductor device by the 1st example of this invention in order of a main process, 1 may be the semiconductor substrate by which the wiring 110 of a predetermined pattern was formed on it in drawing, and substrates which will consist of what material if it is the semiconductor material which constitutes a semiconductor device, such as for example, Si substrate, a GaAs substrate, and an InP substrate, are sufficient as this semiconductor substrate 1. Moreover, the above-mentioned wiring 110 consists of an FIB assistant metal membrane (henceforth a metal membrane) 7 of the predetermined pattern formed of the FIB assistance CVD on the above-mentioned semiconductor substrate 1, and an electroless deposition metal layer (henceforth a low resistance metal layer) 9 formed of electroless deposition on it, and the above-mentioned low resistance metal layers 9 are metal layers, such as nickel, Au, or Cu.

[0030] Ga+ by which 4 is irradiated along with a predetermined scanning pattern on the above-mentioned semiconductor substrate 1, As+, Sc+, or Ar+ etc. -- an ion beam and 5 are the organic-metal gas nozzles for spraying the organic-metal gas 6 containing Pt, Pd, or Au on the irradiation field of this ion beam, and this nozzle 5 is located near the front face of the above-mentioned semiconductor substrate 1 Moreover, 8 is the electroless deposition liquid by which method dropping of a wrap was carried out in the metal membrane 7 above-mentioned front face on the above-mentioned semiconductor substrate 1. Be [ what is necessary / just although the metallic element contained in the above-mentioned organic-metal gas 6 here can form a metal layer by electroless deposition theoretically on the metal membrane which consists not only of the above-mentioned thing but of this metallic element ], in an actual process, it is thought that that whose oxidation reduction potential to a normal hydrogen electrode is more than +0.8V, and the so-called noble-metals element are appropriate. Incidentally it has 0.951V oxidation reduction potential [ as opposed to / Pd / 1.18V and ] / Pt / the normal hydrogen electrode of 1.692V in Au /.

[0031] Moreover, in drawing, <u>drawing 2</u> is drawing showing typically the composition of the FIB assistant CVD system used in the wiring formation method of this example, 100 is an FIB assistant CVD system, in the processing chamber 100a, the substrate arrangement base 101 for arranging the semiconductor substrate 1 is formed, it approaches on this substrate arrangement base 101 at this, and the above-mentioned organic-metal gas nozzle 5 is arranged. Moreover, in the above-mentioned substrate installation base 100 upper part, the ion source 102 is arranged and the accelerating electrode 103 which accelerates the ion from this ion source 102 is arranged at the bottom. Moreover, on the straight line which connects the above-mentioned substrate installation base 101 and the ion source 102, the beam scanning electrode 104 for scanning an ion beam 4 is formed, and this beam scanning electrode 104 is connected to ion-beam-scanning means 104a which scans an ion beam 4 along with a predetermined pattern.

[0032] Next, the manufacture method is explained. On the front face of the semiconductor substrate 1 arranged on the substrate installation base 101 in above-mentioned FIB assistant CVD system 100 for example, Ga+ from the ion source 102, As+, Sc+, and Ar+ It irradiates scanning the focal flume-on beam 4 which accelerated ion by electric field and polarized along with a necessary pattern. etc. -- Acetic-acid palladium (Pd2 (OCOCH3)) gas or palladium acetyl ASENATO (C10H14O4 Pd) gas is sprayed on the irradiation field of the above-mentioned ion beam as organic-metal gas 6 simultaneously

with this (drawing 1 (a)).

[0033] By performing such processing, the Pd film 7 of the above-mentioned necessary pattern can be deposited by the ion beam assistance CVD on the principal plane of the above-mentioned semiconductor substrate 1 (drawing 1 (b)). Although the thing containing Pd is used as the above-mentioned organic-metal gas here This Platinum The included trimethylene methylcyclopentadienyl plastic CHINIUMU (CH3 (CH)5 HPtCH2 CH2 CH2:Trimethylene metil cyclopentadienyl platinum) gas or gold You may use the included dimethyl gold hexafluoro acetylacetonate (C7 H7 F6 O2 Au:dimethyl gold hexafluoroacetylacetonate) gas. In this case, Pt film or Au film is formed as the above-mentioned FIB assistant CVD metal membrane.

[0034] Next, the method application of a wrap of the metal membrane 7 which formed electroless deposition liquid 8, such as nickel, Au, or Cu, by the FIB assistance CVD is carried out on the above-mentioned semiconductor substrate 1 (drawing 1 (c)), and the low resistance metal layers 9, such as nickel, Au, or Cu, are grown up on this metal membrane 7 by electroless deposition (drawing 1 (d)). [0035] In addition, although it is made to apply electroless deposition liquid only to the portion of the metal membrane 7 on the semiconductor substrate 1, you may make the semiconductor substrate 1 whole this immersed for example, into electroless deposition liquid at the above-mentioned electroless deposition process. Then, a wash water is sprayed on the above-mentioned semiconductor substrate 1, and the above-mentioned plating liquid is removed. Thereby, the low resistance wiring 110 of a necessary pattern is obtained on the semiconductor substrate 1 (drawing 1 (d)).

[0036] Thus, in this example, irradiating the focal flume-on beam 4 on the semiconductor substrate 1 The organic-metal gas 6 containing Pt, Pd, or Au is sprayed on the irradiation field of the above-mentioned ion beam. Since the metal membrane 7 of a necessary pattern was formed on the above-mentioned semiconductor substrate 1 by the ion beam assistance CVD, the low resistance metal layer 9 is grown up by electroless deposition and the low resistance wiring 110 was formed on this metal membrane 7 after that without it needs no photoengraving-process process using the resist but moreover uses the spatter vacuum evaporationo and alternative etching processing of a metal membrane -- low -- the metal wiring [ \*\*\*\* ] 110 can be formed Consequently, it becomes possible to be able to reduce the manufacturing cost of a semiconductor device greatly, and to realize the track of low loss in a semiconductor device.

[0037] In addition, although the above-mentioned example showed how to form wiring on a semiconductor substrate, the wiring formation method of this invention cannot be overemphasized by that wiring can be formed on substrates other than a semiconductor.

[0038] Moreover, although the above-mentioned example showed how to use FIB assistant CVD and an electroless deposition method, and form low resistance metal wiring on the semiconductor substrate 1 in the manufacture method of a semiconductor device, the method of doing in this way and forming low resistance metal wiring can also be used for restoring or changing the wiring in the completed semiconductor device (electron device).

[0039] Example 2. drawing 3 is drawing for explaining the wiring restoration method by the 2nd example of this invention, 121 is a semiconductor substrate in the completed semiconductor device, and the wiring layer 122 is formed on the front face. Moreover, the metal membrane according [ the poor portion of this established wiring layer 122 and 122b] to the FIB assistance CVD of a wiring correction portion in 122a and 122c are the low resistance metal layers by the electroless deposition of a wiring correction portion.

[0040] Next, the correction method of a circuit pattern is explained. The semiconductor device which carried out [ above-mentioned ] completion first is arranged in FIB assistant CVD system 100, and etching removal of the poor partial 122a of the established wiring layer 122 on the semiconductor substrate 121 is alternatively carried out by irradiation of an ion beam 4 ( drawing 3 (a) and (b)). [0041] Next, irradiating an ion beam 4 alternatively at the portion which removed the above-mentioned wiring, the organic-metal gas 6 which contains Pt, Pd, or Au simultaneously with this is sprayed on the irradiation field of the above-mentioned ion beam, and metal membrane 122b is formed in the portion which removed wiring of the above-mentioned semiconductor substrate 1 by the ion beam assistance

CVD (drawing 3 (c)).

[0042] On the account semiconductor substrate 1 of Gokami, the method application of a wrap of the metal membrane 122b according electroless deposition liquid 8 to the FIB assistance CVD is carried out, out, and low resistance metal layer 122c is grown up on this metal membrane 122b by electroless deposition, such as nickel, Cu, or Au, (drawing 3 (d)). Poor partial 122a of the existing wiring layer in the completed semiconductor device will place and replace a metal wiring layer good as wiring by this, and correction of the existing wiring layer will be made.

[0043] Thus, in this example, after removing alternatively poor partial 122a of the established wiring layer 122 in a semiconductor device, a focal flume-on beam, irradiating the portion which removed the above-mentioned wiring Since organic-metal gas is sprayed on the irradiation field of the above-mentioned ion beam, metal membrane 122b is formed on the portion which removed the above-mentioned wiring and low resistance metal layer 122c is formed by electroless deposition on this metal membrane 122b after that The established wiring in the completed semiconductor device can be restored easily, without using the photoengraving-process process using the resist etc.

[0044] Example 3. drawing 4 is drawing for explaining the circuit pattern change method by the 3rd example of this invention, and 132 is the established wiring layer to which a change of the circuit pattern in the completed semiconductor device is made, and is formed on the semiconductor substrate 131. In case 132a changes the circuit pattern of the above-mentioned wiring layer 132, the FIB assistant CVD metal membrane formed in the wiring garbage which becomes unnecessary, and the wiring portion (wiring change portion) which added 132b to the established wiring layer 132, the low resistance metal layer in which 132c was formed of electroless deposition on the above-mentioned CVD metal membrane 132b, and 130 are the wiring layers after circuit pattern change.

[0045] Next, the change method of a circuit pattern is explained. First, the completed semiconductor device is arranged in FIB assistant CVD system 100 like the 2nd example of the above, and etching removal of the garbage 132a of the existing wiring 132 on the semiconductor substrate 131 is alternatively carried out by the ion beam 4 (drawing 4 (a) and (b)).

[0046] Next, irradiating an ion beam 4 on the predetermined field of the above-mentioned semiconductor substrate 131, it can come, simultaneously organic-metal gas 6 is sprayed on the irradiation field of the above-mentioned ion beam, and metal membrane 132b of a predetermined pattern is deposited by the ion beam assistance CVD on the above-mentioned semiconductor substrate 1 (drawing 4 (c)).

[0047] Then, on the above-mentioned semiconductor substrate 131, the method application of a wrap of the metal membrane 132b according electroless deposition liquid 8 to the FIB assistance CVD is carried out, low resistance metal layer 132c is grown up on this metal membrane 132b by the electroless deposition method, and the new wiring layer 130 is formed (drawing 4 (d)). the circuit pattern by the established wiring layer 132 in the semiconductor device completed by this -- the above -- it can change into the circuit pattern of the new wiring layer 130

[0048] Thus, irradiating the focal flume-on beam 4 in this example, at the necessary portion of the semiconductor substrate 131 in which the established wiring layer 132 is formed, after removing alternatively garbage 132a of the established wiring layer 132 in a semiconductor device Spray organic-metal gas on the irradiation field of the above-mentioned ion beam, and metal membrane 132b is formed by the ion assistance CVD on the predetermined field of the above-mentioned semiconductor substrate 131. Since low resistance metal layer 132c is formed by electroless deposition on the account metal membrane of Gokami and this changes the circuit pattern by the above-mentioned established wiring into the circuit pattern by the low resistance metal layer and established wiring The circuit pattern of the established wiring 132 prepared in the completed semiconductor device can be changed without using the photoengraving-process process using the resist etc. [0049]

[Effect of the Invention] At the same time it irradiates a focal flume-on beam alternatively on the necessary field of the wiring ground layer used as the ground of wiring according to the manufacture method of the semiconductor device applied to this invention as mentioned above The organic-metal gas

containing a predetermined metallic element is sprayed on the irradiation field of the above-mentioned ion beam. Since a metal membrane is deposited by the ion beam assistance CVD on the abovementioned wiring ground layer and the low resistance metal layer was formed by electroless deposition on the above-mentioned metal membrane Without needing no photoengraving-process process using the resist, but moreover using the spatter vacuum evaporationo and alternative etching processing of a metal membrane it has a predetermined pattern -- low -- metal wiring [ \*\*\*\* ] can be formed and it is effective in the ability to reduce the manufacturing cost of a semiconductor device greatly by this [0050] Moreover, after removing alternatively the poor portion of the established wiring layer in the completed semiconductor device according to the wiring restoration method concerning this invention, A focal flume-on beam at the same time it irradiates alternatively the wiring ground portion which removed the above-mentioned wiring The organic-metal gas containing a predetermined metallic element is sprayed on the irradiation field of the above-mentioned ion beam. Since a metal membrane is deposited on the above-mentioned wiring ground portion by the ion beam assistance CVD and a low resistance metal layer is formed by electroless deposition on this metal membrane after that There is an effect which can restore established wiring of the completed semiconductor device easily without using the photoengraving-process process using the resist etc.

[0051] According to the circuit pattern change method concerning this invention, moreover, a focal flume-on beam At the same time it irradiates alternatively the necessary field of a wiring ground layer in which the established wiring layer in the completed semiconductor device is formed The organic-metal gas containing a predetermined metallic element is sprayed on the irradiation field of the above-mentioned ion beam. A metal membrane is deposited by the ion beam assistance CVD on the above-mentioned wiring ground layer. Since a low resistance metal layer is formed by electroless deposition on this metal membrane after that and this changes the circuit pattern of the above-mentioned established wiring layer into the circuit pattern by the above-mentioned low resistance metal layer and the established wiring layer It is effective in the ability to change easily the circuit pattern of the established wiring layer of the completed semiconductor device, without using the photoengraving-process process using the resist etc.

[Translation done.]

### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2. \*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### **CLAIMS**

### [Claim(s)]

[Claim 1] The wiring formation method characterized by providing the following. The process which carries out the vapor growth of the metal membrane which sprays the organic-metal gas containing a predetermined metallic element on the irradiation field of the above-mentioned ion beam, and consists of the above-mentioned metallic element on the above-mentioned wiring ground layer at the same time it irradiates a focal flume-on beam alternatively on the necessary field of the wiring ground layer used as the ground of wiring chemically by ion beam assistance. The process which forms a low resistance metal layer by electroless deposition on the above-mentioned metal membrane.

[Claim 2] It sets to the wiring formation method according to claim 1, and is Pd (OCOCH3)2 as the above-mentioned organic-metal gas. The wiring formation method characterized by depositing Pd film by ion beam assistance on the above-mentioned wiring ground layer using gas or C10H14O4 Pd gas. [Claim 3] How to restore the established wiring layer in an electron device characterized by providing the following. The process which removes alternatively the poor portion of the above-mentioned established wiring layer. The process which carries out the vapor growth of the metal membrane which sprays the organic-metal gas containing a predetermined metallic element on the irradiation field of the above-mentioned ion beam, and consists of the above-mentioned metallic element on the above-mentioned wiring ground portion at the same time it irradiates alternatively the wiring ground portion which removed the poor portion of the above-mentioned established wiring layer for the focal flume-on beam chemically by ion beam assistance. The process which forms a low resistance metal layer by electroless deposition on the above-mentioned metal membrane.

[Claim 4] In the method of changing the circuit pattern of the established wiring layer in an electron device A focal flume-on beam at the same time it irradiates alternatively the necessary field of a wiring ground layer in which the above-mentioned established wiring layer is formed The process which carries out the vapor growth of the metal membrane which sprays the organic-metal gas containing a predetermined metallic element on the irradiation field of the above-mentioned ion beam, and consists of the above-mentioned metallic element on the above-mentioned wiring ground layer chemically by ion beam assistance, The circuit pattern change method characterized by changing the circuit pattern of the above-mentioned established wiring layer into the circuit pattern by the above-mentioned low resistance metal layer and the established wiring layer including the process which forms a low resistance metal layer by electroless deposition on the above-mentioned metal membrane.

[Claim 5] The circuit pattern change method characterized by having the process which removes alternatively the garbage of the established wiring layer in the above-mentioned electron device in the circuit pattern change method according to claim 4 before the process which forms the above-mentioned metal membrane by ion beam assistance.

### [Translation done.]

### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

### (11) 許出顧公開番号

## 特開平7-37887

(43)公開日 平成7年(1995)2月7日


(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号 f 8122-4M 8826-4M	ΡI	技術表示簡明			
H01L	21/3205 21/203 21/205	М						
				H01L	21/ 88		В	
					未耐求	謝求項の数 5	OL (	(全 9 頁)
(21)出顧番号		<b>特顧平</b> 5-181237		(71)出顧人	000006013 三菱電機株式会社			
(22)出顧日		平成5年(1993)7月	(72)発明者	東京都千代田区丸の内二丁目2番3号 石川 高英 兵庫県伊丹市瑞原4丁目1番地 三菱電機				
		• •		(74)代理人	株式会社	光・マイクロi 早瀬 綾一		

### (54) 【発明の名称】 配線形成方法,配線修復方法,及び配線パターン変更方法

### (57)【要約】

【目的】 レジストマスク等を用いる写真製版工程を一切必要とせず、しかも金属膜のスパック蒸着や選択的なエッチング処理を行うことなく、低抵抗な金属配線を形成することがてき、これにより半導体装置の製造コストを大きく低減することができる配線形成方法を得る。

【構成】 半導体基板1の所定領域上に選択的にフォーカストイオンビーム4を照射しながら、有機金属ガス6を上記イオンビームの照射領域上に吹きつけて、イオンビームアシストCVDにより上記半導体基板1上に所要パターンの金属膜7を形成し、その後該金属膜7上に無電解メッキにより低抵抗金属層9を成長して低抵抗配線110を形成する。



20

1

### 【特許請求の範囲】

【請求項1】 配線の下地となる配線下地層の所要領域 上に選択的にフォーカストイオンビームを照射すると同 時に、所定の金属元素を含む有機金属ガスを上記イオン ビームの照射領域上に吹きつけて、上記配線下地層上に 上記金属元素からなる金属膜をイオンビームアシストに より化学的に気相成長する工程と、

上記金属膜上に無電解メッキにより低抵抗金属層を形成 する工程とを含むことを特徴とする配線形成方法。

【請求項2】 請求項1記載の配線形成方法において、 上記有機金属ガスとして、

Pd (OCOCH3)2ガスまたはC10H14O4 Pdガ スを用い、

上記配線下地層上にイオンビームアシストによりP d膜 を堆積することを特徴とする配線形成方法。

【請求項3】 電子デバイスにおける既設配線層を修復 する方法において、

上記既設配線層の不良部分を選択的に除去する工程と、 フォーカストイオンビームを、上記既設配線層の不良部 分を除去した配線下地部分に選択的に照射すると同時 に、所定の金属元素を含む有機金属ガスを上記イオンビ ームの照射領域上に吹きつけて、上記配線下地部分上に 上記金属元素からなる金属膜をイオンビームアシストに より化学的に気相成長する工程と、

上記金属膜上に無電解メッキにより低抵抗金属層を形成 する工程とを含むことを特徴とする配線修復方法。

【請求項4】 電子デバイスにおける既設配線層の配線 パターンを変更する方法において、

フォーカストイオンビームを、上記既設配線層が形成さ れている配線下地層の所要領域に選択的に照射すると同 30 時に、所定の金属元素を含む有機金属ガスを上記イオン ビームの照射領域上に吹きつけて、上記配線下地層上に 上記金属元素からなる金属膜をイオンビームアシストに より化学的に気相成長する工程と、

上記金属膜上に無電解メッキにより低抵抗金属層を形成 する工程とを含み、

上記既設配線層の配線パターンを、上記低抵抗金属層と 既設配線層とによる配線パターンに変更することを特徴 とする配線パターン変更方法。

【請求項5】 請求項4記載の配線パターン変更方法に 40

上記金属膜をイオンビームアシストにより形成する工程 の前に、上記電子デバイスにおける既設配線層の不要部 分を選択的に除去する工程を有することを特徴とする配 線パターン変更方法。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は半導体装置の製造方 法、配線パターン修復方法、配線パターン変更方法に関 し、特に金属層のパターニング用マスクを用いることな 50 31が配置されており、上記集光レンズ233と露光光

2 く所定パターンの金属配線を形成する方法に関するもの である。

[0002]

【従来の技術】図5は従来の半導体装置の製造方法に用 いられる配線形成方法の一例を説明するための図、図6 は該配線形成方法における写真製版工程を説明するため の図であり、1はSiウエハ、GaAsウエハ等の半導 体基板で、通常半導体装置に用いられる半導体材料であ れば、どのような材料からなるウエハであってもよい。 10 また2 aは上記半導体基板1上に形成された金属膜、2 は該金属膜をパターニングして形成された所定パターン を有する金属配線(以下、配線と略記する。)で、3は 上記金属膜2aをパターニングするためのレジストマス クである。また3aは上記半導体基板1上の金属膜2a 上に滴下された液状レジスト、3 bは上記金属膜2 a全 面に拡がった液状レジスト、3 c は上記液状レジストを 熱処理によりベーキングして固めたレジスト膜、3 dは 該レジスト膜3cに露光処理を施した後のレジスト膜 で、3はこの露光したレジスト膜3dを現像液13によ り現像してなる所定パターンのレジストマクスである。 【0003】また、図7~図12は上記配線形成方法の 各工程で用いるスパッタ装置やレジスト途布装置等の各 種処理装置の構成を模式的に示している。図中、210 はスパッタ装置で、図7に示すように、半導体基板1を 載置する基板載置台211と、該基板載置台211上に 配置され、上記半導体基板1の表面へのスパッタ粒子2 13aを発生するスパッタ源213と、上記スパッタ源 213に例えば電子ビームを照射する電子銃212とを 備えている。220はレジスト塗布装置で、図8(a) に 示すように、装置本体の一端側に設けられたウエハ搬入 部220aと、装置本体の中央部分に設けられたレジス ト塗布部220bと、装置本体の他端側に設けられたべ ーキング処理部220cとを備えている。

【0004】ここで、上記レジスト塗布部220bに は、半導体基板1を載置して回転させる回転テーブル2 21bが配設されており、上記回転テーブル221b上 には、液状レジスト3 aを該回転テーブル221 b上の 半導体基板1上に滴下するための滴下ノズル222bが 配置されている(図8(b))。また上記ベーキング処理 部220 cは、半導体基板1を載せて加熱するための加 熱台221 cが設けられている (図8(c))。 そして上 記レジスト塗布装置220は、上記ウエハ搬入部220 a上に配置された半導体基板1が上記レジスト塗布部2 20b及びベーキング処理部220cへ自動搬送される よう構成されている。

【0005】230はレジスト露光装置で、図9に示す ように、縦方向及び横方向に移動可能に構成された、半 導体基板1を載置するための移動載置台234を有して おり、その上方には、集光レンズ233及び露光光源2 源231との間に転写用マスク232を配置して、所定 の露光パターンを上記移動載置台234上の半導体基板 1に転写できるよう構成されている。

【0006】240は現像装置で、図10に示すように、半導体基板1を回転可能に載置する回転台241を備えており、該回転台241上には、現像液を回転台241上の半導体基板1上に滴下する現像液滴下ノズル242と、洗浄水を回転台241上の半導体基板1上に吹き付ける洗浄水吹付けノズル243とが配置されている。

【0007】250はイオンミリング装置で、図11に 示すように、その真空チャンバー251には、アルゴン ガス等を導入するガス導入口251aと、真空引きをす るためのガス排気口251bとが設けられ、上記真空チ ャンバー251内には半導体基板1を載置するための基 板載置台254が設けられている。また上記真空チャン バー251のガス導入口251a側にはプラズマ255 を閉じ込めるためのコイル252が配設され、このプラ ズマ閉じ込め領域の上記基板載置台254側には、イオ ンを引き出すための加速電極253が配置されている。 【0008】260は酸素プラズマアッシャー装置で、 図12に示すように、その真空チャンバー261には、 酸素ガスを導入するためのガス導入口261aと、真空 引きをするためのガス排気口261bとが設けられてお り、また上記真空チャンバー261内には、半導体基板 1を載置するための基板載置台264が設けられ、該基 板載置台264上には、上記チャンバー261内に導入 された酸素ガスに高周波パワーを印加するための高周波 印加電極262が配設され、この高周波印加電極262 は高周波電源263に接続されている。

【0009】次に製造方法について説明する。まず、図5(a) に示す半導体基板1をスパッタ装置210(図7参照)の基板載置台211上に配置し、装置内を所定のガス雰囲気で満たした後、電子銃212からスパッタ源213に電子ビームを照射すると、スパッタ源213からスパッタ粒子213aが飛び出し、これが上記半導体基板1上に堆積して金属膜2が形成される。ここでは、上記のようにしてTiを500オングストローム、Auを1μmの厚さに順次形成する(図5(b))。

【0010】次に、上記金属膜2上にレジストマスク3を形成する(図5(c))。すなわち、上記金属膜2を形成した半導体基板1をレジスト塗布装置220(図8参照)の基板搬入部220aに搬入すると、これがレジスト塗布部220bに自動搬送される。そして半導体基板1がレジスト塗布部220bの回転テーブル221b上に位置決めされると、その上の滴下ノズル222bから液状レジスト3aが上記半導体基板1の金属膜2上に滴下され(図6(a))、続いて回転テーブル221bが回転して上記液状レジスト3aが半導体基板1の金属膜2全面に広がる(図6(b),(c))。

1

【0011】このレジストの塗布が完了すると、さらに 上記半導体基板1はベーキング処理部220cに自動機 送され、上記基板1が加熱台221cに位置決めされる と、半導体基板1の加熱が開始され、上記金属膜2の全 面に広がった液状レジスト3bがベーキングされて固体 状のレジスト膜3cとなる(図6(d))。

【0012】その後、上記半導体基板1を露光装置23 0(図9参照)に移し、その移動載置台234上に配置 し、所定パターンの転写マスク232を用いて、所定の 10 露光パターンを上記レジスト膜3cに転写する(図6 (e))。

【0013】そしてさらに上記半導体基板1を現像装置240(図10参照)に移して、露光されたレジスト膜3dの現像を行う。つまり現像装置240の回転台241上に配置された上記半導体基板1のレジスト膜3d上に現像液がノズル242から滴下され、上記回転台241の回転によりこれが上記レジスト膜3dの全面に広がる。これによりレジスト膜3dの現像が行われ、所定パターンのレジストマスク3が形成される(図6(f))。20その後は洗浄水をノズル243から半導体基板1の表面に吹きつけて現像液を洗い流して現像処理を終える(図

【0014】次に、半導体基板1をイオンミリング装置250(図11参照)により上記金属膜2のパターニングを行う(図5(d))。このイオンミリング装置250では、プラズマ閉じ込め領域から加速電極253により引き出されたイオンが、基板載置台254上に配置した半導体基板1に衝突し、このイオンの衝突により上記半導体基板1上の金属膜2が選択的にエッチングされる。

30 【0015】最後に、上記レジストマスク3を酸素プラズマアッシャー装置260(図12参照)により除去する。このアッシャー装置260では、チャンバー260 a内の基板載置台264上に配置された半導体基板1上に、酸素ガスがフラズマ化して導入され、この酸素ガスプラズマにより基板表面のレジストマスク3が酸化されて消失する。

[0016]

5(c)).

【発明が解決しようとする課題】従来の半導体装置の製造方法における配線形成方法は以上のように構成されているので、金属膜のスパッタ蒸着、レジスト塗布、パターン転写、金属膜の選択的なエッチング、レジスト除去といった多くの基板処理工程が必要となり、配線形成プロセスに多くの処理時間を要するとともに、各工程での処理を行うための非常に高価な装置が必要となり、さらにレジストに配線パターンを転写するための転写用マスクも不可欠であり、この結果半導体装置の製造方法における配線形成プロセスは、半導体装置の製造コストを低減する上で大きな障害となっていた。

【0017】ところで、特開昭63-116443号公報には、 50 ヘキサカルボニル金属ガス等の有機金属ガスを基板上に 吹き付けると同時に、フォーカストイオンビーム(FIB)を照射して、FIBアシストCVDにより所定パターンの金属膜を形成する方法が示されているが、このFIBアシストCVDで形成された金属膜は、有機金属ガスを構成する炭素を含むこととなるため、その抵抗率が上記有機金属ガスに含まれる金属材料自体の抵抗率より5~10倍程度高く、しかも成膜時の堆積スピードが極めて遅いためスループットの関係上その膜厚を厚くすることができず、この結果、この金属膜により形成した配線は、その抵抗が非常に高くなってしまうという問題が10ある。

【0018】この発明は上記のような問題点を解消するためになされたもので、レジストを用いた写真製版工程を一切必要とせず、しかも金属膜のスパッタ蒸着や選択的なエッチング処理を用いることなく、低抵抗な金属配線を形成することができ、これにより半導体装置の製造コストを大きく低減することができる配線形成方法を得ることを目的とする。

【0019】また、この発明は、レジストを用いた写真 製版工程等を用いずに、電子デバイス, つまり完成され 20 た半導体装置における既設配線層を簡単に修復すること ができる配線修復方法を得ることを目的とする。

【0020】また、この発明は、レジストを用いた写真 製版工程等を用いずに、電子デバイスにおける既設配線 層の配線パターンを変更することができる配線パターン 変更方法を得ることを目的とする。

### [0021]

積するものである。

【課題を解決するための手段】この発明に係る半導体装置の製造方法は、配線の下地となる配線下地層の所要領域上に選択的にフォーカストイオンビームを照射すると 30 同時に、所定の金属元素を含む有機金属ガスを上記イオンビームの照射領域上に吹きつけて、上記配線下地層上に上記金属元素からなる金属膜をイオンビームアシストにより化学的に気相成長し、その後、上記金属膜上に無電解メッキにより低抵抗金属層を形成するものである。【0022】この発明は上記半導体装置の製造方法において、上記有機金属ガスとして、Pd(OCOCH3)2ガスまたはC10H14O4Pdガスを用い、上記配線下地層上にイオンビームアシストCVDによりPd膜を堆

【0023】この発明に係る配線修復方法は、電子デバイスにおける配線層の不良部分を選択的に除去した後、フォーカストイオンビームを上記不良部分を除去した配線下地部分に選択的に照射すると同時に、所定の金属元素を含む有機金属ガスを上記イオンビームの照射領域に吹きつけて、上記配線下地部分に上記金属元素からなる金属膜をイオンビームアシストにより化学的に気相成長し、その後該金属膜上に無電解メッキにより低抵抗金属層を形成するものである。

【0024】この発明に係る配線パターン変更方法は、

フォーカストイオンビームを、電子デバイスにおける既設配線層の形成されている配線下地層の所要領域に選択的に照射すると同時に、所定の金属元素を含む有機金属ガスを上記イオンビームの照射領域に吹きつけて、上記配線下地層上に上記金属元素からなる金属膜をイオンビームアシストにより化学的に気相成長し、その後該金属膜上に無電解メッキにより低抵抗金属層を形成し、これにより上記既設配線層の配線パターンを、上記低抵抗金属層と既設配線層とによる配線パターンに変更するものである。

6

【0025】この発明は上記配線パターン変更方法において、上記金属膜をイオンビームアシストにより形成する工程の前に、上記電子デバイスにおける既設配線層の不要部分を選択的に除去するものである。

### [0026]

【作用】この発明においては、配線層の下地となる配線下地層の所要領域上に選択的にフォーカストイオンビームを照射すると同時に、所定の金属元素を含む有機金属ガスを、上記イオンビームの照射領域に吹きつけて、上記配線下地層上に金属膜をイオンビームアシストにより化学的に気相成長した後、上記金属膜上に無電解メッキにより低抵抗金属層を形成するようにしたから、レジストを用いた写真製版工程を一切必要とせず、しかも金属膜のスパッタ蒸着や選択的なエッチング処理を行うことなく、所定のパターンを有する低抵抗な金属配線を形成することができ、これにより半導体装置の製造コストを大きく低減することができる。

【0027】また、この発明においては、電子デバイスにおける配線層の不良部分を選択的に除去した後、フォーカストイオンビームを、上記不良部分を除去した配線下地部分に選択的に照射すると同時に、所定の金属元素を含む有機金属ガスを上記イオンビームの照射領域に吹きつけて、上記配線下地部分に金属膜をイオンビームアシストにより化学的に気相成長し、その後該金属膜上に無電解メッキにより低抵抗金属層を形成するので、レジストを用いた写真製版工程等を用いずに、完成された半導体装置等における既設配線層を簡単に修復することができる。

【0028】この発明においては、フォーカストイオン ゼームを、電子デバイスにおける既設配線層の形成され ている配線下地層の所要領域に選択的に照射すると同時 に、所定の金属元素を含む有機金属ガスを上記イオンビ ームの照射領域に吹きつけて、上記配線下地層上に金属 膜をイオンビームアシストにより化学的に気相成長し、 その後該金属膜上に無電解メッキにより低抵抗金属層を 形成し、これにより上記既設配線層の配線パターンを、 上記低抵抗金属層と既設配線層とによる配線パターンに 変更するので、レジストを用いた写真製版工程等を用い ずに、完成された半導体装置等における既設配線層の配

50 線パターンを簡単に変更することができる。

[0029]

【実施例】実施例1. 図1は本発明の第1の実施例による半導体装置の製造方法に用いる配線形成方法を主要工程順に示す模式図であり、図において、1はその上に所定パターンの配線110が形成された半導体基板で、該半導体基板1は、例えばSi基板,GaAs基板,InP基板等、半導体装置を構成する半導体材料であればどのような材料からなる基板でもよい。また上記配線110は、上記半導体基板1上にFIBアシストCVDにより形成された所定パターンのFIBアシスト金属膜(以下、金属膜という。)7と、その上に無電解メッキにより形成された無電解メッキ金属層(以下、低抵抗金属層ともいう。)9とから構成されており、上記低抵抗金属層9は、例えばNi,Au,あるいはCu等の金属層である。

【0030】4は上記半導体基板1上に所定の走査パタ ーンに沿って照射される、例えばGa+ , As+ , Sc + , あるいはAr+ 等のイオンビーム、5はPt, Pd あるいはAuを含む有機金属ガス6を、該イオンビーム の照射領域上に吹きつけるための有機金属ガスノズル で、該ノズル5は上記半導体基板1の表面近傍に位置し ている。また8は上記半導体基板1上に上記金属膜7表 面を覆うよう滴下された無電解メッキ液である。ここで 上記有機金属ガス6に含まれる金属元素は、原理的には 上記のものに限らず、該金属元素からなる金属膜上に無 電解メッキにより金属層を形成できるものであればよい が、実際のプロセスでは、標準水素電極に対する酸化還 元電位が+0.8 V以上であるもの、いわゆる貴金属元 素が妥当であると考えられる。ちなみにPtは1.18 V、Pdは0.951V、Auは1.692Vの標準水 30 素電極に対する酸化還元電位を有している。

【0031】また、図2は本実施例の配線形成方法において用いるFIBアシストCVD装置の構成を模式的に示す図であり、図において100はFIBアシストCVD装置で、その処理チャンバー100a内には、半導体基板1を配置するための基板配置台101が設けられ、この基板配置台101上にこれに近接して上記有機金属ガスノズル5が配置されている。また上記基板載置台100上方には、イオン源102が配置され、その下側には、該イオン源102からのイオンを加速する加速電極40103が配置されている。また上記基板載置台101とイオン源102とを結ぶ直線上には、イオンビーム4を走査するためのビーム走査電極104が設けられており、該ビーム走査電極104は、イオンビーム4を所定のパターンに沿って走査するイオンビーム走査手段104aに接続されている。

【0037】なお、上記 BアシストCVD装置100内の基板載置台101上に 配置した半導体基板1の表面上に、例えばイオン源10 2からのGa<sup>+</sup>, As<sup>+</sup>, Sc<sup>+</sup>, Ar<sup>+</sup>等のイオンを 50 ことは言うまでもない。

電界で加速、偏光したフォーカストイオンビーム4を所要パターンに沿って走査しながら照射し、これと同時に有機金属ガス6として酢酸パラジウム (Pd (OCOC H3)2)ガス又はパラジウムアセチルアセナート (C10H14O4 Pd)ガス等を上記イオンビームの照射領域に吹きつける (図1(a))。

【0033】このような処理を行うことにより、上記半導体基板1の主面上に上記所要パターンのPd膜7をイオンピームアシストCVDにより堆積することができる(図1(b))。ここでは、上記有機金属ガスとしては、Pdを含むものを用いているが、これは、白金を含むトリメチレンメチルシクロペンタジエニルプラチニウム(CH3(CH)5HPtCH2CH2CH2:Trimethylene metil cyclopentadienyl platinum)ガス、あるいは金を含むジメチルゴールドへキサフルオロアセチルアセトネート(C7H7F6O2Au:dimethyl goldhexafluoroacetylacetonate)ガスを用いてもよく、この場合、上記FIBアシストCVD金属膜として、Pt膜、又はAu膜が形成される。

20 【0034】次に、上記半導体基板1上に例えばNi, Au, あるいはCu等の無電解メッキ液8を、FIBア シストCVDにより形成した金属膜7を覆うよう塗布し (図1(c))、無電解メッキにより該金属膜7上にN i, Au, あるいはCu等の低抵抗金属層9を成長させ る(図1(d))。

【0035】なお、上記無電解メッキ工程では、半導体基板1上の金属膜7の部分にのみ無電解メッキ液を塗布するようにしているが、これは、例えば無電解メッキ液中に半導体基板1全体を浸漬するようにしてもよい。その後、上記半導体基板1に洗浄水を吹き付けて上記メッキ液を除去する。これにより半導体基板1上に所要パターンの低抵抗配線110が得られる(図1(d))。

【0036】このように本実施例では、半導体基板1上にフォーカストイオンビーム4を照射しながら、Pt, Pd, あるいはAuを含む有機金属ガス6を上記イオンビームの照射領域上に吹きつけて、イオンビームアシストCVDにより上記半導体基板1上に所要パターンの金属膜7を形成し、その後該金属膜7上に無電解メッキにより低抵抗金属層9を成長して低抵抗配線110を形成するようにしたので、レジストを用いた写真製版工程を一切必要とせず、しかも金属膜のスパッタ蒸着や選択的なエッチング処理を用いることなく、低抵抗な金属配線110を形成することができる。この結果、半導体装置の製造コストを大きく低減することができ、また半導体装置において低損失の線路を実現することが可能となる。

【0037】なお、上記実施例では、半導体基板上に配線を形成する方法を示したが、本発明の配線形成方法は、半導体以外の基板上に配線を形成可能なものであることは言うまでもない。

【0038】また、上記実施例では半導体装置の製造方 法において半導体基板1上にFIBアシストCVD法及 び無電解メッキ法を用いて低抵抗金属配線を形成する方 法を示したが、このようにして低抵抗金属配線を形成す る方法は、完成した半導体装置(電子デバイス)におけ る配線を修復あるいは変更するのに用いることもでき

【0039】実施例2. 図3は本発明の第2の実施例に よる配線修復方法を説明するための図であり、121は 完成した半導体装置における半導体基板で、その表面上 10 には配線層122が形成されている。また122aは該 既設の配線層122の不良部分、122bは配線修正部 分のFIBアシストCVDによる金属膜、122cは配 線修正部分の無電解メッキによる低抵抗金属層である。 【0040】次に配線パターンの修正方法について説明 する。まず上記完成した半導体装置をFIBアシストC VD装置100内に配置し、半導体基板121上の既設 の配線層122の不良部分122aをイオンビーム4の 照射により選択的にエッチング除去する(図3(a), (b)).

【0041】次に、上記配線を除去した部分にイオンビ ーム4を選択的に照射しながら、これと同時にPt, P dあるいはAu等を含む有機金属ガス6を上記イオンビ ームの照射領域に吹きつけて、上記半導体基板1の、配 線を除去した部分にイオンビームアシストCVDにより 金属膜122bを形成する(図3(c))。

【0042】その後上記半導体基板1上に無電解メッキ 液8を、FIBアシストCVDによる金属膜122bを 覆うよう塗布して、Ni, Cu, あるいはAu等の無電 2cを成長させる(図3(d))。 これにより、完成され た半導体装置における既存配線層の不良部分122a が、配線として良好な金属配線層に置き代わることとな り、既存配線層の修正が行われることとなる。

【0043】このように本実施例では、半導体装置にお ける既設配線層122の不良部分122aを選択的に除 去した後、フォーカストイオンビームを上記配線を除去 した部分に照射しながら、有機金属ガスを上記イオンビ ームの照射領域上に吹きつけて、上記配線を除去した部 分上に金属膜122bを形成し、その後該金属膜122 40 b上に無電解メッキにより低抵抗金属層122cを形成 するので、レジストを用いた写真製版工程等を用いず に、完成された半導体装置における既設配線を簡単に修 復することができる。

【0044】実施例3. 図4は本発明の第3の実施例に よる配線パターン変更方法を説明するための図であり、 132は完成した半導体装置における配線パターンの変 更が行われる既設の配線層で、半導体基板131上に形 成されている。132aは上記配線層132の配線パタ

10

既設配線層132に付加した配線部分(配線変更部分) に形成されたFIBアシストCVD金属膜、132cは 上記CVD金属膜132b上に無電解メッキにより形成 された低抵抗金属層、130は配線パターン変更後の配

【0045】次に配線パターンの変更方法について説明 する。まず、上記第2の実施例と同様、完成した半導体 装置をFIBアシストCVD装置100内に配置し、そ の半導体基板131上の既存の配線132の不要部分1 32aをイオンビーム4により選択的にエッチング除去 する(図4(a),(b))。

【0046】次に、上記半導体基板131の所定領域上 にイオンビーム4を照射しながら、これと同時に、有機 金属ガス6を上記イオンビームの照射領域に吹きつけ て、上記半導体基板1上に所定パターンの金属膜132 bをイオンビームアシストCVDにより堆積する(図4

【0047】その後、上記半導体基板131上に無電解 メッキ液8を、FIBアシストCVDによる金属膜13 20 2bを覆うよう塗布して、無電解メッキ法により該金属 膜132b上に低抵抗金属層132cを成長させて、新 たな配線層130を形成する(図4(d))。これによ り、完成された半導体装置における既設配線層132に よる配線パターンを、上記新たな配線層130の配線パ ターンに変更することができる。

【0048】このように本実施例では、半導体装置にお ける既設配線層132の不要部分132aを選択的に除 去した後、既設配線層132が形成されている半導体基 板131の所要部分にフォーカストイオンビーム4を照 解メッキにより該金属膜122b上に低抵抗金属層12 30 射しながら、有機金属ガスを上記イオンビームの照射領 域上に吹きつけて、上記半導体基板131の所定領域上 にイオンアシストCVDにより金属膜132bを形成 し、その後上記金属膜上に無電解メッキにより低抵抗金 属層132cを形成し、これにより上記既設配線による 配線パターンを、低抵抗金属層と既設配線とによる配線 パターンに変更するので、レジストを用いた写真製版工 程等を用いずに、完成された半導体装置に設けられてい る既設配線132の配線パターンを変更することができ る。

### [0049]

【発明の効果】以上のようにこの発明に係る半導体装置 の製造方法によれば、配線の下地となる配線下地層の所 要領域上に選択的にフォーカストイオンビームを照射す ると同時に、所定の金属元素を含む有機金属ガスを、上 記イオンビームの照射領域に吹きつけて、上記配線下地 層上にイオンビームアシストCVDにより金属膜を堆積 し、上記金属膜上に無電解メッキにより低抵抗金属層を 形成するようにしたので、レジストを用いた写真製版工 程を一切必要とせず、しかも金属膜のスパッタ蒸着や選 ーンを変更する際不要となる配線不要部分、132bは 50 択的なエッチング処理を用いることなく、所定のパター

11

ンを有する低抵抗な金属配線を形成することができ、これにより半導体装置の製造コストを大きく低減することができる効果がある。

【0050】また、この発明に係る配線修復方法によれば、完成された半導体装置における既設配線層の不良部分を選択的に除去した後、フォーカストイオンビームを、上記配線を除去した配線下地部分に選択的に照射すると同時に、所定の金属元素を含む有機金属ガスを上記イオンビームの照射領域上に吹きつけて、上記配線下地部分にイオンビームアシストCVDにより金属膜を堆積10し、その後該金属膜上に無電解メッキにより低抵抗金属層を形成するので、レジストを用いた写真製版工程等を用いずに、完成された半導体装置の既設配線を簡単に修復することができる効果がある。

【0051】またこの発明に係る配線パターン変更方法によれば、フォーカストイオンビームを、完成された半導体装置における既設配線層の形成されている配線下地層の所要領域に選択的に照射すると同時に、所定の金属元素を含む有機金属ガスを上記イオンビームの照射領域上に吹きつけて、上記配線下地層上にイオンビームアシ 20ストCVDにより金属膜を堆積し、その後該金属膜上に無電解メッキにより低抵抗金属層を形成し、これにより上記既設配線層の配線パターンを、上記低抵抗金属層と既設配線層とによる配線パターンに変更するので、レジストを用いた写真製版工程等を用いずに、完成された半導体装置の既設配線層の配線パターンを簡単に変更することができる効果がある。

### 【図面の簡単な説明】

【図1】本発明の1の実施例による半導体装置の製造方法における配線形成工程を説明するための図である。

【図2】上記配線形成工程で用いるFIBアシストCV D装置の構成を示す模式図である。

【図3】本発明の第2の実施例による配線修復方法を説明するための図である。

【図4】本発明の第3の実施例による配線パターン変更

12 方法を説明するための図である。・・・・・

【図5】従来の半導体装置の製造方法に用いられる配線 形成方法の一例を説明するための図である。

【図6】上記従来の配線形成方法における写真製版工程 を説明するための図である。

【図7】上記配線形成方法における金属膜形成工程で用いるスパッタ装置の構成を示す模式図である。

【図8】上記配線形成方法におけるレジスト塗布工程で 用いるレジスト塗布装置の構成を示す模式図である。

【図9】上記配線形成方法におけるレジスト露光工程で 用いるレジスト露光装置の構成を示す模式図である。

【図10】上記配線形成方法におけるレジスト現像工程 で用いるレジスト現像装置の構成を示す模式図である。

【図11】上記配線形成方法における金属膜のパターニング工程で用いるイオンミリング装置の構成を示す模式 図である。

【図12】上記配線形成方法におけるレジストマスク除去工程で用いる酸素プラズマアッシャー装置の構成を示す模式図である。

### 20 【符号の説明】

1,121,131 半導体基板
4 フォーカストイオンビーム
(FIB)
5 有機金属ガスノズル
6 有機金属ガス
7,122b,132b FIBアシストCVD金属膜
8 無電解メッキ液
9,122c,132c 低抵抗金属層

9,122c,132c 低抵抗金属層 110 低抵抗配線 30 122,132 既設の配線層 122a 既設配線層の不良部分

130 配線パターン変更後の新たな 配線層

#### 印刷

132a **既設配線層の不要部**分

